阻抗匹配
阻抗匹配是指在能量傳輸時，要求負載阻抗要和傳輸線的特征阻抗相(xiàng)等，此時的傳輸不會産生(shēng)反射，這表明所有能量都(dōu)被負載吸收了。反之則在傳輸中有能量損失。在高速PCB設計(jì)中，阻抗的匹配與否關系到信号的質量優劣。
PCB走線什麽時候需要做阻抗匹配？
不主要看(kàn)頻率，而關鍵是看(kàn)信号的邊沿陡峭程度，即信号的上升/下降時間，一般認爲如(rú)果信号的上升/下降時間（按10%～90%計(jì)）小于6倍導線延時，就(jiù)是高速信号，必須注意阻抗匹配的問(wèn)題。導線延時一般取值爲150ps/inch。
特征阻抗
信号沿傳輸線傳播過程當中，如(rú)果傳輸線上各處具有一緻的信号傳播速度，并且單位長度上的電容也一樣，那麽信号在傳播過程中總是看(kàn)到完全一緻的瞬間阻抗。由于在整個傳輸線上阻抗維持恒定不變，我們給出一個特定的名稱，來(lái)表示特定的傳輸線的這種特征或者是特性，稱之爲該傳輸線的特征阻抗。特征阻抗是指信号沿傳輸線傳播時，信号看(kàn)到的瞬間阻抗的值。特征阻抗與PCB導線所在的闆層、PCB所用的材質（介電常數）、走線寬度、導線與平面的距離(lí)等因素有關，與走線長度無關。特征阻抗可(kě)以使用軟件(jiàn)計(jì)算。高速PCB布線中，一般把數字信号的走線阻抗設計(jì)爲50歐姆，這是個大(dà)約的數字。一般規定同軸電纜基帶50歐姆，頻帶75歐姆，對絞線（差分(fēn)）爲100歐姆。
常見(jiàn)阻抗匹配的方式
1、串聯終端匹配
在信号源端阻抗低于傳輸線特征阻抗的條件(jiàn)下，在信号的源端和傳輸線之間串接一個電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相(xiàng)匹配，抑制從(cóng)負載端反射回來(lái)的信号發生(shēng)再次反射。
匹配電阻選擇原則：匹配電阻值與驅動器的輸出阻抗之和等于傳輸線的特征阻抗。常見(jiàn)的CMOS和TTL驅動器，其輸出阻抗會随信号的電平大(dà)小變化而變化。因此，對TTL或CMOS電路(lù)來(lái)說(shuō)，不可(kě)能有十分(fēn)正确的匹配電阻，隻能折中考慮。鏈狀拓撲結構的信号網路(lù)不适合使用串聯終端匹配，所有的負載必須接到傳輸線的末端。
串聯匹配是最常用的終端匹配方法。它的優點是功耗小，不會給驅動器帶來(lái)額外的直流負載，也不會在信号和地之間引入額外的阻抗，而且隻需要一個電阻元件(jiàn)。
常見(jiàn)應用：一般的CMOS、TTL電路(lù)的阻抗匹配。USB信号也采樣這種方法做阻抗匹配。
2、并聯終端匹配
在信号源端阻抗很小的情況下，通過增加并聯電阻使負載端輸入阻抗與傳輸線的特征阻抗相(xiàng)匹配，達到消除負載端反射的目的。實現形式分(fēn)爲單電阻和雙電阻兩種形式。
匹配電阻選擇原則：在芯片的輸入阻抗很高的情況下，對單電阻形式來(lái)說(shuō)，負載端的并聯電阻值必須與傳輸線的特征阻抗相(xiàng)近或相(xiàng)等；對雙電阻形式來(lái)說(shuō)，每個并聯電阻值爲傳輸線特征阻抗的兩倍。
并聯終端匹配優點是簡單易行，顯而易見(jiàn)的缺點是會帶來(lái)直流功耗：單電阻方式的直流功耗與信号的占空比緊密相(xiàng)關；雙電阻方式則無論信号是高電平還(hái)是低電平都(dōu)有直流功耗，但(dàn)電流比單電阻方式少一半。
常見(jiàn)應用：以高速信号應用較多。
（1）DDR、DDR2等SSTL驅動器。采用單電阻形式，并聯到VTT（一般爲IOVDD的一半）。其中DDR2數據信号的并聯匹配電阻是内置在芯片中的。
（2）TMDS等高速串行數據接口。采用單電阻形式，在接收設備端并聯到IOVDD，單端阻抗爲50歐姆（差分(fēn)對間爲100歐姆）。

關于今禾

上海聖禹電子科技有限公司是成立近5年(nián)的SMT加工(gōng)企業。專注于醫療，高端工(gōng)控，智能裝備等行業，爲客戶提供物料代購(gòu)，SMT貼片加工(gōng)，測試等一站式服務。公司目前已取得(de)ISO9001,ISO13485質量體(tǐ)系認證。

聲明：本文資料來(lái)源于網絡，如(rú)有侵權或其他(tā)問(wèn)題，請(qǐng)及時聯系我們